

Patent Abstracts of Japan

PUBLICATION NUMBER PUBLICATION DATE

10012886 16-01-98

APPLICATION DATE

25-06-96

APPLICATION NUMBER

: 08164090

APPLICANT: HITACHI LTD;


INVENTOR: AKIMOTO HAJIME;

INT.CL.

: H01L 29/786 H01L 21/336

TITLE

: SEMICONDUCTOR DEVICE



ABSTRACT : PROBLEM TO BE SOLVED: To suppress the substrate floating effect of a semiconductor device having a MIS field effect transistor on a semiconductor layer by forming at least one region having a recombination center structure for ionized charges in a polycrystalline Si film.

> SOLUTION: An n-type MIS transistor comprises an insulative substrate 10, polycrystalline Si layer 9 deposited on the substrate, source diffused layer 20, source electrode 15 connected thereto, drain diffused layer 19, drain electrode 14 connected thereto, and gate electrode 18 connected through a gate insulation film 17 in the Si layer 9. Crystal defects are locally caused in a part between the transistor and substrate 10 at desired positions and depth by implanting ions of an element e.g. Si, Ar and Ne in the Si layer 9 to form regions 11 as recombination centers. Thus it is possible to suppress the substrate floating effect with holding the high speed and low operating voltage features owing to a low parasitic capacitance of the thin film transistor to obtain a high reliability semiconductor device.

COPYRIGHT: (C)1998,JPO





(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開平10-12886

(43)公開日 平成10年(1998)1月16日

(51) Int.Cl.6		識別記号	庁内整理番号	FI			技術表示箇所
H01L	29/786			H01L	29/78	618G	
	21/336					616V	
						627F	

		審査請求	未請求 請求項の数10 OL (全 7 頁)		
(21)出顧番号	特顯平8-164090	(71) 出願人) 出顧人 000005108		
(22) 出願日	平成8年(1996)6月25日		株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地		
(22) 田瀬日	平成8年(1990) 6月23日	(72)発明者			
		(12)光明省	仮多野 曜丁 東京都国分寺市東恋ケ籍一丁目280番地		
			株式会社日立製作所中央研究所内		
		(72) 発明者			
		(12/)29/16	東京都国分寺市東郊ケ窪一丁目280番地		
			株式会社日立製作所中央研究所内		
		(74)代理人			


(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 絶縁性基板10上の多結晶シリコン薄膜から なる半導体層9にMIS型電界効果トランジスタが構成さ れた半導体装置の基板浮遊効果を抑制する。

【解決手段】 多結晶シリコン薄膜9中に電離電荷に対 する再結合中心機構を有する領域11を少なくとも1つ 設ける。

【効果】 高速、低電圧動作の特徴を保ちつつ基板浮遊 効果を抑制し、信頼性の高い半導体装置を得ることがで きる。



【特許請求の範囲】

【請求項2】請求項1記載の半導体装置において、上記 トランジスタと上記港輸仕基板の間に電産電荷に対する 再結合中心機構を有する領域を具備することを特徴とす る半導体装置。

【請求項3】請求項1記載の半導体装置において、上記 トランジスタのソース拡放層はソス電極と接続された 高温度不純物拡散領域と、該高温度不純物拡散領域が下 部に配置された低濃度不純物拡散領域からなり、該低濃 度不純物拡散領域内には電能電荷に対する再結合中心機 橋を有する領域を具備することを特徴とする半導体装 置

【請求項4】請求項1記载の半導体装置において、上記 トランジスタのソース拡散層はソース電極と接続された 高濃度不純物拡散領域からなり、設高濃度不純物拡散領域 坡の下部に電配電荷に対する再結合中心機構を有する領域の側面に は該高濃度不純物拡散領域と同導電型かつ低温度の不純 物拡散域が接続され、減再結合中心機構をする領域の側面に は該高濃度不純物拡散領域と同導電型かつ低温度の不純 物拡散域が接続され構成されることを特徴とする半導 体装置。

【請求項5】請求項1記載の半導体装置において、上記 再結合中心機構を有する領域は、ソース拡散層側に設け られていることを特徴とする半導体装置。

【請求項6】請求項1.記載の半導体装置において、上記 再結合中心機構を有する領域は、ソース域散層側とドレ イン拡散層側に設けられ、ソース、ドレインに関して対 称な構造を有していることを特徴とする半導体装置。

【請求項7】請求項1記載の半導体装置において、上記 再結合中心機構を有する領域は、非晶質シリコン層で構成されることを特徴とする半導体装置。

【請求項8】請求項1記載の半郷体装置において、上記 再結合中心機構を有する領域は、MIS型電界効果トラン ジスタが構成された多結晶シリコン薄膜よりも結晶欠陥 を多く含む多結晶シリコン層で構成されることを特徴と する半導体装置。

【請求項・】請求項・記載の半導体装置において、上記 再結合中心機構を有する領域は、選択的に中性イオンを 注入することにより形成されることを特徴とする半導体 装置。

【請求項 10】請求項 1記載の半導体装置において、上 記再結合中心機構を有する領域は、選択的にレーザビー ムによるアニール条件を変調することにより形成される ことを特徴とする半導体装置

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、絶縁性基板上の多 結晶シリコン薄膜のMIS型電界効果トランジスタからな る半導体装置に関する。

[0002]

【従来の技術】ガラスや石英などの絶縁性基板上に薄膜の多結晶シリコン層を形成し、該多結晶シリコン層を形成し、該多結晶シリコン層に薄膜トランジスタの断面構造を示す。多結晶シリコン層別に、ソース拡散層20とそれと接続したソレース電極 極15、ドレイン拡散層19とそれと接続したドレイン電極 は、チャネル形成解版13分形成され、さらにゲート絶縁 腹門を介してゲート電極18を設置することにより電界効果型トランジスタとして動作する。

【0003】 薄膜トランジスタは、トランジスタ形成顔 域である多結晶シリコン層)と基板[0との間が電気的に 結縁されている基板浮遊効果に起因した様々な問題を生 とる。最大の問題は、ソース/ドレイン間の耐圧低下で おる。図9に示すn型トランジスタの場合、ドレイン近 傍の高電界側域でインバクトイオン化によって発生した 正孔が、チャネル形成前域は30面下に蓄積され、チャネ ルの電位を持ち上げ、ソースから電子の注入を誘導し寄 生バイボーラがオンする。このためソース/ドレイン可耐 圧が低下して短チャネル効果を引き起こす。すなわち囚 10に示すようにドレイン電話電・電圧特性は、5.00以 下の低いドレイン電圧で電流が急増し、ゲートによる制 が動かなくなる。またオフ状態におけるリーク電流が 増大する。従って基板浮遊効果は特にアナログ回路にと っては大きな問題となる。

【0004】基板浮遊効果を抑制するために、基板上の 半導体層として単結晶シリコンを用いたSOI(シリコン

オン インシュレータ)構造を採用したトランジスタでは、基板の電位を固定する方法、あるいはソース領域のバンド構造を変え、正孔がソースへ吸収されやすくする方法を採用している。前者は図11の平価精造に示すようにチャネル形板領域の構のゲート電極18の下から活性間域30を引き出し、チャネル形板領域の電位を固定する方法である。後者は121回(インターナショナル エレクトロン デバイス ミーディング 94・429ページ(1)994年)に開示されており、図12に示すように、ソース領域にゲルマニウムイオンを注入することにより50に電混品31を採する方法である。SiGe混高31の導入によりバンドギャップは狭くなり、ソース近傍における正孔に対する拡散電位差が減少する。これにより、ドレイン近傍で発生した正孔はソースに拡散して消滅させることができる。

[0005]

【発明が解決しようとする課題】 上記従来の技術である 基板電位を固定する方法は、葉子占有面積が大きくなり 微細化が困難、低音生容量化、高速動作化ができないと いう問題を生じる。またこの技術は活性領域が単結晶シ リコンであるトランジスタにはある程度有効であるが、 抵抗が高い多結品シリコンからなるトランジスタへ適応 した場合、ゲート電極幅方向に電位分布が生じる、正孔 引き抜き効果のチャネル幅依存性が顕著になる、等の課 難がある。

【0006】一方上記従来の技術である正孔がソースへ 吸収されやすくする方法は、n型トランジスタに関して のみ有効であり、p型トランジスタ、相補型トランジス タ(OMS)には適応不可能である。

【0007】本発明の目的は、基板浮遊効果を抑制する ことにある。

[0008]

٠,

3

【課題を解決するための手段】上記目的は、多結晶シリ コン薄膜中、あるいはトランジスタと絶縁性基板の間に 雷離電荷に対する再結合中心機構を有する領域を設ける ことにより達成される。さらに第1の目的をより容易に 達成するために、トランジスタのソース拡散層をソース 雷極と接続された高濃度不純物拡散領域と、該高濃度不 純物拡散領域の下部に配置された低濃度不純物拡散領域 から構成し、該低濃度不純物拡散領域内に電離電荷に対 する再結合中心機構を有する領域を設ける、あるいはソ 一ス拡散層はソース電極と接続された高濃度不練物拡散 領域から構成し、該高濃度不純物拡散領域の下部に電離 電荷に対する再結合中心機構を有する領域を接続し、該 再結合中心機構領域の側面には該高濃度不純物拡散領域 と同導電型かつ低濃度の不純物拡散領域を配置するとよ い。なお再結合中心機構を有する領域は、非晶質シリコ ン層、またはトランジスタが構成された多結晶シリコン 蓮膜よりも結晶欠陥を多く含む多結晶シリコン層で構成。 することにより本発明の目的を達成することができる。 【0009】以下、n型MISトランジスタについて本発明 の手段を説明するが、p型MISトランジスタに関しては半 導体の導電型を逆の導電型に換えることにより、同様に 作用させることができる。

【0010】ドレイン近傍で発生し、チャネル直下の基 板に蓄積される正孔は、電子と再結合させることにより 消滅し、基板浮遊効果を抑制することができる。本発明 では正孔清減機構として、多結晶シリコンや非晶質シリ コン中の結晶欠陥に基づく再結合中心を利用する。電子 一正孔再結合時間は、単結晶シリコンでは10E-4秒程 度、結晶性のよい多結晶シリコンでは10E-6秒程度、結 晶性の悪い多結晶シリコンでは10E-8秒程度、非晶質シ リコンでは10E-12程度、と結晶性によってその値には 大きな違いがある。この違いを利用し、半導体層中に結 晶性の低い領域を局所的に設け、この領域で電荷を再結 合させる。正孔消滅に要する電子はソース拡散層から供 給する。このため正孔はソース領域に速やかに注入され るようにすると、再結合効率が増大する。そこで、チャ ネル直下のp型基板領域と高濃度不純物拡散領域(n+)か らなるソース拡散層の間に低濃度不純物拡散領域(n-)を 挿入することにより正孔に対する拡散電位差を低下させる。これにより正孔はソース領域に引き込まれ易くなる。さらにこの低濃度で減速財産裁領域に結晶欠陥に基づく再結合中心として作用する領域を設け、注入された正孔をソース拡散領から供給された電子と再結合させることでであぬさせることができる。

[0011]

【発明の実施の形態】以下、本発明を実施例を参照して 詳細に説明する。

【0012】実施例1

図1は、本発明の実施例10半葉体装置の断面構造を示す図である。ガラスからなる絶縁性基板10七代学気相 成長法を適用して推積した厚き100mmのを結晶シリコン 層9中に、ソース拡散層20及びそれと接続したドレイン電 権15、ドレイン拡散層19及びそれと接続したドレイン電 権14、厚き10mmのゲート絶縁帳17を介して接続したゲート電極18から構成される配別はトランジスタが形成されている。上記トランジスタと絶縁性基板10の間の一部には、厚き10mmの非晶質シリコン層からなる電荷の再結合中心機構の作用を有する領域11を具備している。再結合中心領域11の端が、ソース放散層到の端部よりもチャネル形成領域13側に延在している構造では、より効率よく正孔を再結合中心領域11の端が、ソース放散層到の端部よりもチャネル形成領域13側に延在している構造では、より効率よく正孔を再結合中心領域11へ注入することができる。

【0013】再結合中心として作用する結晶欠陥の形成には、選択的に中性イオンを注入する方法が有効である。イオン化に用いる元素の条件としては、中型と型トランジスタ共に有効、結准化してnまたは時電型を形成するために原子質量が10以上のもの、が望ましい。これらの条件を満たす元素として、Si. Ar. Neなどがある。このような元素のイオンを多結晶シリコン層で近大することにより、多結晶シリコン層中の任意の位置と深まに局所的に結晶欠陥を発生させ、再結合中心として作用する領域を形成することができる。

【0014】図2に、Siイオンを用いた再結合中心領域の形成方法を示す。絶縁性基板10上に、多結晶シリコン層が推積され、その上にイオン注入阻止マスク7が形成されている(図2(a)、この状態で中性イオンであるSiイオンを注入して、多結晶シリコン層9の一部に再結合中心領域11を形成する(図2(b))、再結合中心領域11の深き方向の制御は、イオン注入時のエネルギーで制御される。また、結晶性はイオン注入時のエネルギーとイオン量によって制御される。また、結晶性はイオン注入時のエネルギーとイオン量によって制御される。また、結晶性はイオン注入時のエネルギーとイオン量によって制御される。

【0015】図1の半導体装置構造を実現するために、まずゲート電極18セイオン注入風止でスクとして中性イオンであるSiイオンを絶縁性基板10の表面で最大の濃度に達する条件で注入して、絶縁性基板10と多結晶シリコン界面領域の多結晶シリコン層を厚き約10m に渡って非晶質化させる。次に厚さ50mmのゲート側壁絶縁膜25を

堆積し、この絶縁限25とゲート電極18をイオン注入阻止 マスクとしてAsのイオン注入と熱処理を施し、高濃度の ソース、ドレイン拡散層20、19を形成する。

【0016】以上示した方法で得られた本実総例に基づく半端体装置において、トランジスタを構成する多結晶 シリコン層9の電子一正孔再結合時間は約106-16秒、再 結合中心領域110電子一正孔再結合時間は約106-16秒 である。従ってドレイン近傍の高電界領域でインパクト イオン化によって発生した正孔は、チャネル形成前域13 の直下に蓄積される前にソース技能層20から供給さ れる電子と再結合し、フォノンとなって消域する。な あ、再結合中心領域11は、素子の電流、容量、抵抗値に 影響を与えない。このためドレイン電流~電圧特性は図 4に示すように、ソース/ドレイン間圧が5、0岁以上に向 上し、オフ状態でのリーク電流の低減を図ることができ え

【0017】本実施例によれば、薄膜トランジスタの微 細寸法、低寄生容量性による高速・低電圧動作の特徴を 保ちつつ容易に基板浮遊効果を抑制し、素子動作が安定 で信頼性の高い半導体装置を得ることができる。さらに 本実施例ではn型MISトランジスタについて述べたが、p 型MISトランジスタに関しては半導体の導電型を逆の導 電型に換えることにより、同様に効果を得ることができ る。すなわち本実施例は、半導体装置の導電型に関係な く有効であり、n型MISトランジスタ及びp型MISトラン ジスタの基板浮遊効果を同一製造工程で抑制することに より、製造工程数の増加を抑えることができる。また、 本発明の半導体装置は、ソース、ドレインに再結合中心 領域を含む対称な構造を有しているため、回路動作条件 によりソースードレインを入れ替えた両方向動作に対し ても基板浮游効果を抑制する効果がある。ただし、回路 動作条件によりソースードレインの入れ替わりが無い場 合には、再結合中心領域11をソース、ドレインのどちら か片側のみに設けることができる。例えば、図5に示し た半導体装置のように、再結合中心領域11をソース側に のみ設けてソース電極15を接地して用いた場合。リーク 電流をより抑制することができる。

【〇〇18】本実施例ではトランジスタと絶縁性基板10 の間の一部に再結合中心機構の作用を有する領域を設け たが、絶縁性基板10上の全領域に設けても同様の効果が 得られる。

【0019】本実施例では再結合中心として作用する結晶欠陥の形成として、選択的に中性イオンを注入する方法を用いたが、非晶質シリコン層が結晶化を進める上で、のレーザービームアニール条件を変調させる方法を用いても同様の効果が得られる。この方法を図3を用いて説明する。非晶質シリコン層にバルスレーザを照射し、表面から深き7を落かすために必要なエネルギーは、レーザのバワー密度、バルス偏、レーザ照射時間の関数です。

えられる。絶縁性基板10上に、非晶質シリコン層8を推 構した状態で(図3(a)) パルス状のレーザを照射し、 非晶質シリコン層8を結晶化させる。再結合中心領域11 を形成するために、その領域に照射するレーザのエネル ギーを非晶質シリコンの溶解に必要な値以下に設定する とよい(図3(b))。

【0020】実施例2

図6は、本発明の実施例2の半導体装置の断面構造を示 す団である。ガラスからなる絶縁性基板10トへ、リンを 含む多結晶シリコンからなる厚さ50nmのゲート電極18、 及び厚さ10mmのSiO。からなるゲート絶縁膜17を化学気相 成長法を適用して堆積し、その上に化学気相成長法によ り堆積した厚さ100mmの多結晶シリコン層9中に、ソース 拡散層20及びそれと接続したソース電極15. ドレイン拡 散層19及びそれと接続したドレイン電極14が形成され 下ゲート構造のn型MISトランジスタを構成している。さ らに上記トランジスタのソース拡散層20側の多結晶シ リコン層9の表面に、厚さ10umの非晶質シリコン層から なる電荷の再結合中心機構の作用を有する領域11を具備 している。再結合中心として作用する結晶欠陥の形成に は、実施例1に記述したように、選択的に中性イオンを 注入する方法を用いる。再結合中心領域11の深さの制御 は、イオン注入時のエネルギーで制御される。また、結 晶性はイオン注入時のエネルギーとイオン量によって制 御される。トランジスタを構成する多結晶シリコン層9 の電子-正孔再結合時間は約100-6秒。再結合中心領域 11の電子-正孔再結合時間は約10E-10秒である。従っ てドレイン近傍の高電界領域でインパクトイオン化によ って発生した正孔は、チャネル形成領域13に蓄積される 前に再結合中心領域11に注入され、ソース拡散層20から 供給される電子と再結合し、フォノンとなって消滅す る。なお、再結合中心領域11は、素子の電流、容量、抵 抗値に影響を与えない。このためドレイン電流一電圧特 性は図4に示すように、ソース/ドレイン耐圧が5.0V以 上に向上し、オフ状態でのリーク電流の低減を図ること ができる。

【0021】本実施例によれば、薄膜トランジスタの做相寸法、低寄生容量性による高速・低電圧動作の特徴を保ちつつ容易に基板浮遊効果を抑制し、素子動作が安定で信頼性の高い半導体装置を得ることができる。さらに本実施例では1型MISトランジスタについて述べたが、P型MISトランジスタに対しては半導体の調電型と渡の導電型に換えることにより、同様に効果を得ることができる。すなわち本実施例は、半等体装置の浮電型に関係なく有効であり、1型MISトランジスタ及びP型MISトランジスタの基板浮遊効果を同一製造工程で抑制することにより、製造工程数の増加を抑えることができる。

図7は、本発明の実施例3の半導体装置の断面構造を示す図である。ガラスからなる絶縁性基板10上へ化学気相

成長法を適用して堆積した厚さ100nmの多結晶シリコン 層9中に、ソース拡散層20及びそれと接続したソース電 極15、ドレイン拡散層19及びそれと接続したドレイン電 極14、厚さ10mmのゲート絶縁膜17を介して接続したゲー ト電極18から構成されるn型MISトランジスタが形成され ている。ソース拡散層20、ドレイン拡散層19の下部には それぞれ低濃度不純物拡散領域層22、21が接続せれてお り、さらにそれぞれの低濃度不純物拡散領域22、21内に は電離電荷に対する再結合中心機構を有する領域11が設 けられている。再結合効率を向上させるには、正孔がソ 一ス領域に凍やかに注入されるようにするとよい。この ために、チャネル直下のロ型基板領域と高濃度不純物拡 散領域(n+)からなるソース拡散層20の間に低濃度不純物 拡散領域(n-)22を挿入することにより、インバクトイオ ン化の際に発生した正孔に対するソースー基板間の拡散 電位差を低下させることができる。これにより正孔はソ 一ス領域に引き込まれ易くなる。さらにこの低濃度不純 物拡散領域に結晶欠陥に基づく再結合中心として作用す る領域を設け、注入された正孔をソースが拡散層から供 給された電子と再結合させることで消滅させることがで きる。

٥,

(0023) この構造を実現するために、ゲート電極を イオン注入阻止マスクとしてPイオンを注入し、低能度 不減物放放層は、空を形成し、引き続きぬイオンを注入 し、高濃度のソース、ドレイン拡散層20、19を形成す 達するように条件を設定する。さらにソース、ドレイン 拡散層20、19とそれぞれの電散形。14を接続するための フンタクト穴形成において、上記コンタクト穴から避け 的に中性イオンである51/オンを絶縁性基板10の表面で 最大の濃度に達する条件で注入して、絶縁性基板10の表面で 最大の濃度に達する条件で注入して、絶縁性基板10と多 結晶シリコン界面領域の多結晶シリコン層を厚き約10m に渡って準晶質化させる。

【0024】以上示した方法で得られた本実施例に基づく半導体装置において、ドレイン近傍の高電界副数でインパクトイオン化によって参生した正孔は、チャネル形成領域13の直下に蓄積される前にソース拡散層20下部に設けた再結合中心領域11は、空やかに注入され、ソース拡散層20から供給される電子と再結合し、フォノンとなって消滅する。なお、再結合中心領域11は、素子の電流、容量、抵抗値に影響を与えない。このため、ソース/ドレイン開圧が5.00以上に向上し、オフ状態でのリーク電流の低速を図ることができる。

【0025】本実施例によれば、濱獺トランジスタの素子の讃却古法、低寄生等単性による高速・低電圧動作の特徴を保わつつ容易に基度浮散効果を抑制し、素子動作が安定で信頼性の高い半導体装置を得ることができる。さらに本実施例では、1型MSトランジスタに同しては半導体の導電型を速の導電型に損えることにより、同様に効果を得ること

ができる。すなわち本実施例は、半導体装置の導電型に 関係なく有効であり、n型MSトランジスタ及びp型MS トランジスタの基板浮遊効果を同一製造工程で抑制する ことにより、製造工程数の増加を抑えることができる。 【0026】実施例4

図名は、本発明の実施例4の半導体装置の断面構造を示す図である。実施例2と同様に、ソースー基版間の拡散 電位差を低下させるための低濃度で純軟施設即返722、 21を具備している。高濃度のソース拡散層20、ドレイン 拡散例3が直接再結合中心機構領域11に接続されている ことが特徴である。正孔消滅に要する電子はソース拡散 層20から供給される。

【0027】この構造を実現するために、ゲート電極を イオン注入風止マスクとしてpイオンを注入し、低能度 不起物能散層21、22を形成する。上記低能度不起物能散 層は絶縁性基板100美面に)達するように条件を設定す る。この状態でゲート側壁絶縁膜35を形成し、ゲート側 壁絶縁膜35とゲート電極18そイオン注入阻止マスクとし て中性イオンである51イオンを維料基板10の表面に達 するように注入して、絶縁性基板と多結晶シリコン界面 側域の多結晶シリコン層を厚さ約10m に渡って非晶質 化させる。引き続きゲート側壁絶縁膜35とゲート電極18 をイオン注入風止マスクとしてあれオンを注入し、高濃 度のソース、ドレイン拡散層30、19を形成する。

【0028】この非晶質化した領域11は再結合中心として機能する。用結合中心領域とチャネル領域13の距離は ゲート側壁総疑機の腰厚により制御することができる。 この距離は、電荷が再結合中心に達し、消滅するため に、100m以下であることが望ましい。

【0029】以上示した方法で得られた本実施例に基づく半導体装置において、ドレイン近傍の高電界側域でインパクトイオン作によって発生した正孔は、チャネル形成領域13の直下に蓄積される前にソース拡放層20下高に設けた再結合中心領域11に速やかに注入され、ソース拡放層20から供給される電子と再結合し、フォノンとなって消滅する。なお、再結合中心領域11は、素子の電流、容量、抵抗値に影響を与えない。このためソースードレイン間の電流電圧特性は図4に示すように、ソース/ドレイン間圧が5、0以上に向上し、オフ状態でのリーク電流の低減を図ることができた。

【0030】本実施例によれば、清願トランジスタの素子の微細寸法、低寄生容量性による高速・低電圧動作の 特徴を保わっつ容易に張振好強効果を抑制し、素子動作 が安定で信頼性の高い半導体装置を得ることができた。 さらに本実施例では12型MSトランジスタについて速べ たが、戸型MSトランジスタに関しては半導体の導電型を 速の導電型に換えることにより、同様に効果を得ること ができる。すなわち本実施例は、半導体装置の導電型に 関係なく有効であり、12型MSトランジスタ及びト型MS トランジスタの基板浮並効果を同一製造工程で抑制する (6)

ことにより、製造工程数の増加を抑えることができる。 【0031】

【発明の効果】本発明によれば、絶縁基板上の薄膜トランジスタの低寄生容量性による高速 低電圧動作の特徴を保ちつつ基板浮遊効果を抑制し、素子寸法が微調で素子動作が安定で信頼性の高い半導体装置を得ることができる。さらにπ型MSトランジスタ及びP型MSトランジスタの基板浮遊効果を同一製造工程で抑制することにより、信頼性の高い相補型トランジスタからなる回路を容易かつ安価に得ることができる。

【図面の簡単な説明】

【図1】 本発明の実施例1の半導体装置の断面図である。

【図2】本発明の実施例1の製造工程断面図である。 【図3】本発明の実施例1の他の製造工程断面図であ

【図4】本発明による半導体装置の電流電圧特性図である。

【図5】本発明の実施例1の半導体装置の変形例の断面 図である。 【図1】 【図6】本発明の実施例2の半導体装置の断面図である。

【図7】本発明の実施例3の半導体装置の断面図である。

【図8】本発明の実施例4の半導体装置の断面図である。

【図9】従来の半導体装置の断面図である。


【図10】図9に示した従来の半導体装置の電流電圧特件図である。

【図11】従来の半導体装置の平面図である。

【図12】従来の半導体装置の断面図である。

【符号の説明】

1475の歌が17 7…イオン注入風止マスク、8…非晶質シリコン層、9 …多結晶シリコン層、10…絶縁性基板、11…再結合 中心領域、13…サエネル形炭領域、14…ドレイン電 核、15…ソース電極、17…ゲート総縁版、18…ゲー 一ト電極、19…ドレイン拡散層、20…ソース拡散 層、20、21…低濃度不減物拡散層、9…多結晶シリ コン層、25…ゲート側壁絶縁膜、30…活性領域、3 1…混晶層。



(図2)

【図3】 ®3

